近期，半导体行业的创新趋势再度引发全球关注。据国际媒体报道，比利时微电子研究中心（IMEC）即将在安特卫普举办年度季度论坛，该中心的首席执行官Luc Van den Hove在论坛前夕发表了一份引人深思的声明。
Van den Hove在声明中强调，当前的半导体行业面临着AI软件快速发展带来的挑战。他指出，AI算法的开发速度远超专用集成电路（ASIC）的研发周期。ASIC通常需要一两年的开发时间，并还需六个月在晶圆厂进行制造，这样的速度难以跟上AI软件的迭代速度。
他进一步指出，这种开发周期的不匹配导致了“资产搁浅”的巨大风险。当ASIC硬件最终完成时，AI软件可能已经发生了翻天覆地的变化，使得硬件难以满足最新的算法需求。因此，Van den Hove提出了一个创新的解决方案：采用三维、可编程的AI计算处理单元阵列。
在当前的AI芯片市场中，英伟达以其GPU产品占据主导地位。英伟达的GPU具有高度的通用性，能够应对多种类型的AI算法。英伟达还通过其CUDA并行计算平台和编程模型建立了强大的市场壁垒。然而，尽管英伟达的GPU在性能上表现出色，但它们并不是针对特定算法最节能的解决方案。
鉴于此，一些超大规模企业和其他机构一直在寻求开发ASIC加速器，以优化数据中心中的特定工作负载集。然而，Van den Hove指出，这种做法对于大多数公司来说既不经济又充满风险。特别是对于中小企业而言，高昂的研发成本和潜在的市场风险都是难以承受的。
随着AI技术的发展，算法变革的步伐正在加快。Van den Hove预测，未来的AI芯片将采用多种AI计算样式构建块处理元件分组，即所谓的超级单元。这些超级单元将通过可编程的片上网络进行链接和编程，以动态地满足算法要求。这种方法将充分利用3D堆叠和其他先进的封装技术。
这种创新思路不禁让人联想到现场可编程门阵列（FPGA），但相比之下，Van den Hove提出的方案在更高的抽象级别上运作，以丰富多样的内存计算处理元素作为阵列中的构建块。然而，这种方法也面临着挑战：如果AI算法需求始终偏离组件超级单元中支持的某些计算样式，那么这种“AI的FPGA”将包含冗余芯片，成为一种昂贵但节能且高性能的解决方案。
IMEC作为世界领先的半导体研究中心，一直致力于与领先公司合作开展竞争前项目。这使得IMEC能够提出并评估许多前沿技术，包括FinFET、全能栅极晶体管、背面配电以及小芯片等。IMEC的创新成果不仅推动了半导体行业的发展，也为全球科技进步做出了重要贡献。
